차동 증폭기 회로예비레포트

 1  차동 증폭기 회로예비레포트-1
 2  차동 증폭기 회로예비레포트-2
 3  차동 증폭기 회로예비레포트-3
 4  차동 증폭기 회로예비레포트-4
 5  차동 증폭기 회로예비레포트-5
 6  차동 증폭기 회로예비레포트-6
 7  차동 증폭기 회로예비레포트-7
 8  차동 증폭기 회로예비레포트-8
 9  차동 증폭기 회로예비레포트-9
 10  차동 증폭기 회로예비레포트-10
 11  차동 증폭기 회로예비레포트-11
※ 미리보기 이미지는 최대 20페이지까지만 지원합니다.
  • 분야
  • 등록일
  • 페이지/형식
  • 구매가격
  • 적립금
다운로드  네이버 로그인
소개글
차동 증폭기 회로예비레포트에 대한 자료입니다.
본문내용
Chapter 1. 관련 이론


차동 증폭기(differential amplifier)
아날로그 집적회로(IC: integrated circuit)를 구성하는 기본적인 기능 블록으로서 연산 증폭기와 비교기 IC의 입력단으로 사용된다. 차동 증폭기는 두 개의 입력단자와 한 개 또는 두 개의 출력단자를 가지면, 두 입력신호의 차를 증폭하는 기능을 갖는다.

BJT 차동증폭기

두 개의 NPN 트랜지스터 Q1, Q2가 이미터 결합 차동쌍을 구성하고 있으며, 이 트랜지스터 들은 정전류원 IEE에 의해 선형영역으로 바이어스되어 있음. 차동쌍을 구성하는 두 트랜지스터는 특성이 정합(matched)되었다고 가정. 정전류원의 출력저항 RO는 클수록 바람직하며, 여기서는 RO=∞인 이상적인 정전류원을 가정. 입력: VI1,VI2출력: VC1,VC2
하고 싶은 말
전자회로실험 예비레포트 입니다. 제 자료에 단원별로 여러 자료있고 시뮬레이션 결과레포트도 있으니 참고부탁드립니다.