레포트 > 공학계열

[전자공학]VHDL-디지털 시계

 1  [전자공학]VHDL-디지털 시계-1
 2  [전자공학]VHDL-디지털 시계-2
 3  [전자공학]VHDL-디지털 시계-3
 4  [전자공학]VHDL-디지털 시계-4
 5  [전자공학]VHDL-디지털 시계-5
 6  [전자공학]VHDL-디지털 시계-6
 7  [전자공학]VHDL-디지털 시계-7
 8  [전자공학]VHDL-디지털 시계-8
 9  [전자공학]VHDL-디지털 시계-9
 10  [전자공학]VHDL-디지털 시계-10
 11  [전자공학]VHDL-디지털 시계-11
 12  [전자공학]VHDL-디지털 시계-12
 13  [전자공학]VHDL-디지털 시계-13
 14  [전자공학]VHDL-디지털 시계-14
 15  [전자공학]VHDL-디지털 시계-15
 16  [전자공학]VHDL-디지털 시계-16
 17  [전자공학]VHDL-디지털 시계-17
 18  [전자공학]VHDL-디지털 시계-18
 19  [전자공학]VHDL-디지털 시계-19
 20  [전자공학]VHDL-디지털 시계-20
※ 미리보기 이미지는 최대 20페이지까지만 지원합니다.
  • 분야
  • 등록일
  • 페이지/형식
  • 구매가격
  • 적립금
다운로드  네이버 로그인
추천자료
  • [정보통신]디지털 시계의 설계
  • 자기소개서 80가지 예
  • [인사관리] 삼성전자의 동기이론전략 고찰
  • [조직행동론] 삼성전자의 동기이론전략 고찰을 통해
  • [공학] 스탑워치 VHDL 설계
  • [자기소개서예문, 자소서예문, 자기소개서샘플, 자소서샘플] 자기소개서(자소서)의 작성요령 분석과 다양한 취업필승 자기소개서(자소서) 샘플(자기소개서(자소서) 예문1 ~ 자기소개서(자소서) 예문9)
  • 사무직 자기소개서 최신BEST예문★
  • 취업성공 BEST 자기소개서 5편
  • 실리콘마이터스 Digital 회로 설계 자기소개서
  • [전자공학]알테라(Altera) 를 이용한 디지털 시계 구현
    • 소개글
    [전자공학]VHDL-디지털 시계에 대한 자료입니다.
    본문내용
    LIBRARY IEEE;
    USE IEEE.STD_LOGIC_1164.ALL;
    ENTITY digital_clock IS
    PORT (
    -- 10KHz 클럭입력
    CLK : IN STD_LOGIC;
    -- 모드 변환 버튼
    SW_MODE : IN STD_LOGIC;
    -- 설정 위치 변경 버튼
    SW_F1 : IN STD_LOGIC;
    -- 값 변경 버튼
    SW_F2 : IN STD_LOGIC;
    -- 7segment data
    SEGMENT : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
    -- 7segment 디스플레이 위치 지정
    COMMON : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
    -- 알람 설정 표시
    ALARM_ON : OUT STD_LOGIC;
    -- 알람 출력( LED로 표시한다.)
    BEEP : OUT STD_LOGIC;
    -- 모드 표시
    LED_MODE : OUT STD_LOGIC_VECTOR (2 DOWNTO 0));
    END digital_clock;
    ARCHITECTURE A OF digital_clock IS
    --10KHz의 클럭입력을 사용하여 1Hz와 100Hz의 클럭을 발생시킨다.
    COMPONENT CLK_DIV
    PORT (
    CLK : IN STD_LOGIC;
    CLK_1H : OUT STD_LOGIC;
    CLK_100H : OUT STD_LOGIC
    );
    END COMPONENT;
    --선택모드를 위한 설정.
    COMPONENT WATCH
    PORT (
    CLK_1H : IN STD_LOGIC;
    CLK_100H : IN STD_LOGIC;
    SW_MODE : IN STD_LOGIC;
    SW_F1 : IN STD_LOGIC;
    SW_F2 : IN STD_LOGIC;
    HOUR : OUT INTEGER RANGE 23 DOWNTO 0;
    MINUTE : OUT INTEGER RANGE 59 DOWNTO 0;
    SECOND : OUT INTEGER RANGE 59 DOWNTO 0;
    SEC_HUN : OUT INTEGER RANGE 99 DOWNTO 0;
    DIGIT_ON : OUT STD_LOGIC_VECTOR (3 DOWNTO 0);
    ALARM_ON : OUT STD_LOGIC;
    BEEP : OUT STD_LOGIC;
    LED_MODE : OUT STD_LOGIC_VECTOR (2 DOWNTO 0));
    END COMPONENT;
    COMPONENT DETECT1
    PORT(
    NUMBER : IN INTEGER RANGE 23 DOWNTO 0;
    SEG_TEN : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
    SEG_ONE : OUT STD_LOGIC_VECTOR (6 DOWNTO 0));
    END COMPONENT;
    COMPONENT DETECT2
    PORT(
    NUMBER : IN INTEGER RANGE 59 DOWNTO 0;
    SEG_TEN : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
    SEG_ONE : OUT STD_LOGIC_VECTOR (6 DOWNTO 0));
    END COMPONENT;
    COMPONENT DETECT3
    PORT(
    NUMBER : IN INTEGER RANGE 99 DOWNTO 0;
    SEG_TEN : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
    SEG_ONE : OUT STD_LOGIC_VECTOR (6 DOWNTO 0));
    END COMPONENT;
    COMPONENT SEG_MODULE
    PORT (
    CLK : IN STD_LOGIC;
    SEG_EN : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
    SEG_8 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
    SEG_7 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
    SEG_6 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
    SEG_5 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
    SEG_4 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
    SEG_3 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
    SEG_2 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
    SEG_1 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
    SEG_OUT : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
    COMMON : OUT STD_LOGIC_VECTOR (7 DOWNTO 0));
    END COMPONENT;
    SIGNAL CLK_1H, CLK_100H : STD_LOGIC;
    SIGNAL HOUR : INTEGER RANGE 23 DOWNTO 0;
    SIGNAL MINUTE : INTEGER RANGE 59 DOWNTO 0;
    SIGNAL SECOND : INTEGER RANGE 59 DOWNTO 0;
    SIGNAL SEC_HUN : INTEGER RANGE 99 DOWNTO 0;
    SIGNAL DIGIT_ON : STD_LOGIC_VECTOR (3 DOWNTO 0);
    SIGNAL SEG_EN : STD_LOGIC_VECTOR (7 DOWNTO 0);
    SIGNAL SEG_8 ,SEG_7 ,SEG_6 ,SEG_5 : STD_LOGIC_VECTOR (6 DOWNTO 0);
    SIGNAL SEG_4 ,SEG_3 ,SEG_2 ,SEG_1 : STD_LOGIC_VECTOR (6 DOWNTO 0);
    BEGIN
    U0 : CLK_DIV
    PORT MAP (
    CLK => CLK,
    CLK_1H => CLK_1H,
    CLK_100H => CLK_100H);
    U1 : WATCH
    PORT MAP (
    CLK_1H => CLK_1H,
    CLK_100H => CLK_100H,
    SW_MODE => SW_MODE,
    SW_F1 => SW_F1,
    SW_F2 => SW_F2,
    HOUR => HOUR,
    MINUTE => MINUTE,
    하고 싶은 말
    VHDL 수업하믄서 만든
    디지털 시계 소스프로그램 입니다

    스톱워치 알람 타임
    BCD를 7segment를 출력하기 위한 값으로 디코딩하기 위한 구문

    프로그램 소스 모두 있어요
    #VHDL-디지털 시계#디지털시계#VHDL#알테라 시계#시계