2025 ㈜효성 HVDC 제어기 설계 및 개발 자기소개서 지원서
분야
hwp목차
1. 지원직무 관련 자신이 갖춘 역량에 대하여 구체적으로 기술하여 주십시오.
2. 면접 예상 질문
1) HVDC 제어기 설계 및 개발 직무에서 가장 중요한 기술적 역량은 무엇이라 생각하십니까?
2) 전력계통에서 HVDC 시스템이 필요한 이유와 그 장점은 무엇입니까?
3) HVDC 제어 알고리즘을 설계할 때 고려해야 할 주요 변수와 안정화 방법은 무엇입니까?
4) MATLAB/Simulink, PSCAD 등 시뮬레이션 툴을 이용한 모델링 경험이 있다면 구체적으로 말씀해 주십시오.
5) 제어기 하드웨어(HW)와 소프트웨어(SW)의 통합 검증을 위해 어떤 절차를 수행하시겠습니까?
6) 다양한 부서(전력전자, 보호계전, 품질, 시운전 등)와 협업할 때 기술적 의사소통은 어떻게 하시겠습니까?
7) 본인이 효성 HVDC 제어기 설계 및 개발 직무에 적합하다고 생각하는 이유는 무엇입니까?
·
1. 지원직무 관련 자신이 갖춘 역량에 대하여 구체적으로 기술하여 주십시오.
효성의 HVDC 제어기 설계 및 개발 직무는 초고전압 직류송전 시스템의 심장 역할을 담당하는 핵심 분야입니다. 안정적인 송전, 빠른 계통 제어 응답, 고신뢰성 알고리즘 구현 등 고도의 기술 통합이 요구됩니다. 저는 전력전자, 제어공학, 임베디드 시스템을 복합적으로 학습하고, 실제 모델링 및 제어 알고리즘 설계 경험을 통해 이 직무에 필요한 실질적 역량을 갖추었습니다.
첫째, HVDC의 제어원리와 시스템 구조에 대한 깊은 이해를 보유하고 있습니다. 대학과 대학원에서 전기공학을 전공하며 ‘전력전자공학’, ‘전력계통제어’, ‘스마트그리드 제어기술’을 심화 학습했습니다. 특히 “Voltage Source Converter 기반 HVDC 제어 알고리즘 설계”를 주제로 연구 프로젝트를 수행하며, 제어기 동작 원리를 이론과 실험으로 검증했습니다. MATLAB/Simulink에서 MMC(Modular Multilevel Converter) 모델을 구현하고, 전류제어 루프에 dq 변환을 적용하여 계통 동기화 특성을 분석했습니다. 시뮬레이션 결과, 제어 루프 튜닝을 통해 30% 이상 안정화 속도를 향상시켰으며, 단락 사고 시 과도 응답 진폭을 15% 줄였습니다. 이를 통해 HVDC 제어기의 핵심인 전류·전압 동적 제어 특성을 정량적으로 이해하게 되었습니다.
둘째, 실제 제어기 소프트웨어 설계 및 펌웨어 구현 경험을 갖추고 있습니다. 석사 연구실에서 ‘DSP 기반 전력변환 제어 알고리즘 개발’ 프로젝트를 수행했습니다. TMS320F28379D DSP를 이용하여 3상 인버터의 전류제어 알고리즘을 코딩하고, PWM 신호를 실시간으로 생성했습니다. 특히 ADC 샘플링 동기화 문제를 해결하기 위해 ISR(Interrupt Service Routine) 구조를 재설계했습니다. 이 과정을 통해 하드웨어와 소프트웨어의 실시간 연동을 안정화시켰으며, 이는 HVDC 제어기의 실시간 제어 환경 구현에 직접 활용할 수 있는 경험이었습니다.
셋째, HVDC 계통의 안정성 분석 및 시뮬레이션 모델링 경험이 풍부합니다. “AC-DC 혼합계통에서의 전압 안정도 향상 연구” 과제를 수행하며 PSCAD/EMTDC를 활용해 500kV급 송전선 모델을 구성했습니다. 제어기 모델을 포함한 전체 계통을 시뮬레이션하면서, LCC(Line Commutated Converter)와 VSC(Voltage Source Converter)의 동작 특성을 비교 분석했습니다. 사고 발생 시 VSC HVDC의 응답속도가 LCC 대비 0.4초 빠르며, 전압회복율이 20% 이상 개선됨을 확인했습니다. 이를 통해 VSC-HVDC 제어기의 제어속도와 안정성이 향후 에너지 전환 시대의 핵심 경쟁력임을 확신하게 되었습니다.
넷째, 하드웨어 인더루프 시뮬레이션(HILS) 환경 구축 경험을 보유하고 있습니다. 실제 연구 프로젝트에서 dSPACE와 OPAL-RT를 이용한 HILS 시스템을 구축하여 HVDC 제어 알고리즘의 실시간 성능을 검증했습니다. 계통 사고(전압강하, 부하변동 등) 시 제어기 응답을 모니터링하고, 하드웨어 입력 신호와 제어 루프 출력 신호 간의 지연시간을 최소화했습니다. 실험 결과, 제어루프 지연시간을 기존 1.2ms에서 0.7ms로 줄여 실계통 수준의 동특성 구현에 성공했습니다. 이 경험은 효성 HVDC 제어기 검증 단계에서의 시스템 안정화 업무에 직접 적용할 수 있습니다.
다섯째, 제어 알고리즘 설계의 핵심인 안정도 보장 능력입니다. PI 제어기의 파라미터 튜닝에서 근궤적(Root Locus)과 보드선도(Bode Plot)를 활용하여 폐루프 안정도를 검토했습니다. Gain margin과 Phase margin을 확보하여 과도응답 특성을 조정하였고, PLL(Phase Locked Loop) 기반 동기제어에서 위상오차를 최소화했습니다. 또한 LQR(Linear Quadratic Regulator) 기반 제어를 시도해 최적제어 응답을 구현했습니다. 이러한 이론적 접근은 실제 제어기 안정성 확보에 있어 큰 자산이 될 것입니다.