분야
hwp2. 관련 이론
3. 반전 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
㉠ 높은 전압 이득( A v는∞가 아님)
㉡ 높은 입력 저항( R i가 ∞가 아님)
㉢ 낮은 출력 저항 ( R o = 0이 아님).
㉣ 넓은 주파수 대역폭(BW은 ∞아님).
㉤ 오프셋(off set ) 전압 및 전류가 0이 아님
연산 증폭기는 OP AMP(Operational Amplifier)라고도 하며 아날로그 신호를 증폭하기 위한 기본적인 IC입니다．이 연산 증폭기와 디지탈 IC（A/D 변환기등）를 능숙하게 조합시켜서 사용하면 다양한 응용이 가능해진다. 여기서는 연산 증폭기의 기본적인 사용법과 회로 설계법에 관하여 설명하기로 한다. 연산 증폭기의 기본을 그림으로 나타낸다면 아래그림과 같이 되고 두 개의 차동 입력 핀과 하나의 출력핀이 있으며 ，전원 공급용 핀이 두 개 있다.기본적인 동작은 두입력 단자간 전압의 차이를 증폭하여 출력하는 것이다.
차동입력의 ＋입력측 전압이 높으면 출력도 ＋로 되고 －입력측 전압이 높으면출력은 -로 된다．그런데 이렇게 하면 증폭도가 무한대에 가까운 크기가 되기 때문에