레포트 > 공학계열

[전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험

 1  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-1
 2  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-2
 3  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-3
 4  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-4
 5  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-5
 6  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-6
 7  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-7
 8  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-8
 9  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-9
 10  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-10
 11  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-11
 12  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-12
 13  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-13
 14  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-14
 15  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-15
 16  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-16
 17  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-17
 18  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-18
 19  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-19
 20  [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험-20
※ 미리보기 이미지는 최대 20페이지까지만 지원합니다.
  • 분야
  • 등록일
  • 페이지/형식
  • 구매가격
  • 적립금
다운로드  네이버 로그인
추천자료
  • [재료공학실험] 미세구조 분석 실험
  • 전자재료 실험 -Mos capcitor
  • [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험
  • 반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성
  • [재료공학]그라핀에 대하여
  • [디스플레이재료실험] 알루미늄 양극산화 피막형성에 미치는 인가전압의 영향
  • [전자재료실험] MOS capacitor 제작
  • [전자재료실험] MOS capacitor 제작
  • [신소재공학] 분말야금(세라믹) 산업의 발전전망
  • [세라믹 재료 공정] 지르코니아 박막 제조
    • 소개글
    [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험에 대한 자료입니다.
    목차
    01실험 목적(Purpose)
    02이론(Theory)
    03실험 방법(Procedure)
    04실험 결과 예측
    05실험 결과 & 결과 분석
    06Q & A
    본문내용
    C-V 그래프와 I-V 그래프를 분석하여 산화층의 두께와 전극의 종류가 Capacitor에 어떤 영향을 미치는지 알아본다.

    먼저 실험 이론에 대해서는 중간발표때 자세히 설명했으므로 간략히 하고 넘어가겠습니다..
    게이트 볼티지가 플랫밴드 볼티지보다 낮을 때는 accumulation 영역으로 carrier가 경계면에 축적되는 구간입니다.
    그리고 gate voltage가 flat band voltage보다는 크고 Vt 보다는 작을 때는 공핍층이 생기는 depletion 영역입니다.
    그리고 gate voltage가 threshold voltage보다 커지면 반도체가 p형에서 n형으로 반전되는 인벌젼 구간 입니다.

    예상과 같이 산화막 두께가 두꺼울 수록
    Cmax 감소 (300nm < 200nm < 100nm)
    -5V ~ 5V 사이에서는 Accumulation 영역 관찰 불가
    100nm 시편의 경우 Inversion 영역에서 Capacitance가
    일정하다가 감소

    이제 I-V 그래프에 대해서 분석하겠습니다. I-V는 산화물 두께와 금속종류의 차이에 따른 6개의 변수를 가지고 측정했습니다.




    I-V그래프를 보면 티타늄의 경우 약 2.5V까지, 금의 경우 약 0V까지 절연체로서의 역할을 잘 수행하고 있다고 할 수 있는데 이 구간은 공핍층이 형성되었다고 볼 수 있습니다. 금 300nm 시편의 경우 전류가 약간 흐르는데 이것은 두께가 두꺼운 만큼 불순물이 많이 들어가 전압의 절대값이 커졌을 때 전류가 약간 흐르게 된 것 같습니다.

    이것을 보시면 Leakage current 발생지점은 산화막에 두께에 따라 변하지 않고 동일하다는 것을 볼 수 있습니다. 그리고 티타늄의 경우 약 2.5V, 금의 경우 약 0V에서 leakage current가 발생했는데 앞에 결과 예측에서 말한 결과와 동일하게 저항이 더 낮은 금이 더 낮은 압력에서 leakage current가 발생한 것을 볼 수 있습니다.




    일정 전압을 넘어서게 되면서 터널링 현상이 일어나 이 때는 절연체로서의 기능을 상실하고 전류가 흐르게 되는데 산화층의 두께가 얇을수록 터널링이 잘 일어나서 유전파괴가 더 잘 일어납니다. 그래서 산화물 두께가 얇을수록 누설 전류가 더 많이 생겨 기울기가 커야 합니다. 하지만 그래프에서 보면 Ti의 경우 300nm가 200nm, 100nm보다 기울기가 훨씬 큽니다. 금 또한 300nm 시편이 기울기가 가장 크고 100nm시편과 200nm시편은 거의 동일하다는 것을 볼 수 있습니다. 이를 통해 300nm 시편의 경우 실험도중 어디선가 문제가 발생했음을 알 수 있습니다
    여기서 예상과 다른 오류가 발생한 이유에 대해 생각해보면 크게 시편의 이상과 측정간 기계적 오류로 나눌 수 있습니다. 하지만 측정간 기계적 오류의 경우 몇 번에 걸친 측정이 있었으므로 제외하고 시편에 결함이 생긴 걸로 생각해 볼 수 있는데 결함의 원인으로는 먼저 E-beam을 이용해 증착을 할 때 고열로 실험이 진행되다보니 SiO2 층에 손상이 생겼을 가능성이 있습니다. 그리고 반대전극을 형성하는 과정에서 사람 손으로 하는 것이다 보니 실버페이스트가 골고루 발라지지 않았을 것입니다. 실제로 각 전극마다 멀티미터로 저항을 측정해보면 같은 조건의 시편이어도 저항 값의 차이가 매우 컸습니다.
    또한 SiO2층 내부의 전하와 Si-SiO2 계면에서의 전하에 의해 영향을 받을 수 있는데, 예를 들어 산화물을 생성할 때 성장과정이나 후속 처리단계 중에 알칼리금속 이온 같은 게 포함될 수 있습니다. 이런 이온 들은 산화물 내에 양전하를 만들게 되고 반도체에 음전하를 유기시키게 됩니다. 그리고 이렇게 산화물의 전하뿐만 아니라 Si-SiO2 계면에서도 반도체의 결정격자가 계면에서 끊어지면서 계면전하가 생기게 됩니다. 이러한 불순물의 영향은 산화물의 두께가 두꺼워질수록 커지게 되므로 실험결과와 같이 두께가 두꺼울수록 더 많은 양의 전류가 흐르게 된 것 같습니다.

    #실험#경우#시편#nm#산화물