레포트 > 공학계열

verilog 시계[디지털 논리 회로]

 1  verilog 시계[디지털 논리 회로]-1
 2  verilog 시계[디지털 논리 회로]-2
 3  verilog 시계[디지털 논리 회로]-3
 4  verilog 시계[디지털 논리 회로]-4
 5  verilog 시계[디지털 논리 회로]-5
 6  verilog 시계[디지털 논리 회로]-6
 7  verilog 시계[디지털 논리 회로]-7
 8  verilog 시계[디지털 논리 회로]-8
 9  verilog 시계[디지털 논리 회로]-9
 10  verilog 시계[디지털 논리 회로]-10
 11  verilog 시계[디지털 논리 회로]-11
 12  verilog 시계[디지털 논리 회로]-12
 13  verilog 시계[디지털 논리 회로]-13
 14  verilog 시계[디지털 논리 회로]-14
 15  verilog 시계[디지털 논리 회로]-15
※ 미리보기 이미지는 최대 20페이지까지만 지원합니다.
  • 분야
  • 등록일
  • 페이지/형식
  • 구매가격
  • 적립금
다운로드  네이버 로그인
추천자료
  • 연세대 전기전자공학부 편입 학업계획서
  • 실험제목 AND OR NOT 게이트 실험 pre research
  • 포항공대 포스텍 대학원 전자전기공학과 자기소개서와 면접자료
  • [디지털시스템]디지털시스템(디지털시계제작 전과정)
  • 디지털논리회로(컴퓨터와디지털논리회로, 테이터표현, 논리게이트, 부울대수간소화, 조합논리회로, 순서논리회로, 레지스터와카운터, 기억장치와PLD)
  • 무선설비기사 요점정리(159페이지)
  • DB글로벌칩 회로설계 Logic Design 자기소개서
  • 실리콘마이터스 Digital 회로 설계 자기소개서
  • 조합 논리 회로와 순차 논리회로를 비교하시오
  • 1 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오
    • 소개글
    verilog 시계[디지털 논리 회로]에 대한 자료입니다.
    본문내용
    모듈 및 시뮬레이션

    1. 기본 시계 제작 (0.1초~1분단위, 스탑워치)

    ㉮기본 시간 모듈

    `timescale 100ns/1ns

    module timer_go
    (c1k,reset,comma_a,sec_b,sec_a,min_b,min_a,hour_b,hour_a,night_a,c1k_b,c1k_c);

    input c1k,reset;

    output [5:0] comma_a, sec_b, min_b, hour_b;
    output [4:0] sec_a, min_a;
    output [2:0] hour_a;

    하고 싶은 말
    #논리# 디지털# 시계# 회로