분야
hwp시퀀스 회로의 기본 요소인 플리플롭의 동작을 익히고 단한 시퀀스회로를 제작, 실험함으로써 디지털 시퀀스 회로의 기초를 습득한다.
2. 이론
JK 플리플롭의 동작
그림 1은 JK 플리플롭의 기호와 그 동작을 나타내는 표를 보여주고 있다. JK 플리플롭은 기본적으로 세 개의 입력 J, K, CLK과 두 개의 출력 Q. Q'를 가지고 있다. 여기서 Q'출력은 Q출력을 단순히 반전한 것에 해당한다. 출력 Q는 J입력과 K입력의 상태에 따라 달라진다. J입력이 active 상태(1)이면 이는 Q를 1로 만들려 함을 의미하고(set 동작) K입력이 active 상태(1)이면 Q를 0으로 만들려 함을 의미한다(clear 동작).
그러나 이러한 동작은 항상 즉각 이루어지는 것이 아니고 세 번째 입력인 CLK(clock)의 입력상태가 변화하는 시점에서만 나타날 수 있다. 이와 같이 입력의 상태에 따라 출력이 변하는 시점은 CLK 입력의 상태가 바뀌는 때로서 이 시점을 CLK입력의 edge라 부른다. 그리고 이때 플리플롭이 트리거 되었다고 말한다. CLK이 0에서 1로 바뀔 때를 positive edge, 혹은 rising edge라 부르고 1에서 0으로 바뀔 때를 negative edge 혹은 falling edge라 한다. 플리플롭에는 rising edge에서 출력이 바뀌도록 만들어진 것과 falling edge에서 출력이 바뀌도록 만들어진 두 가지 종류가 있다. 그림 1의 왼편이 전자의 경우를 나타내고 오른편이 후자의 경우를 나타낸다. 두 edge 중 유효한 edge를 active adge라 한다. 따라서 왼편의 그림은 active rising edge의 플리플롭이고 오른편의 그림은 active falling edge의 플리플롭을 나타낸다. 여기서 보다시피 CLK 입력단에 inverting 표시(bubble)는 active falling edge로 동작함을 나타내고 있다. 그리고 CLK 입력단의 ‘>' 표시는 이것이 clock 입력으로서 기능하는 단자임을 나타내는 기호이다.