레포트 > 공학계열

[기본논리회로] 기본 논리회로 실험

 1  [기본논리회로] 기본 논리회로 실험-1
 2  [기본논리회로] 기본 논리회로 실험-2
 3  [기본논리회로] 기본 논리회로 실험-3
 4  [기본논리회로] 기본 논리회로 실험-4
 5  [기본논리회로] 기본 논리회로 실험-5
 6  [기본논리회로] 기본 논리회로 실험-6
 7  [기본논리회로] 기본 논리회로 실험-7
 8  [기본논리회로] 기본 논리회로 실험-8
 9  [기본논리회로] 기본 논리회로 실험-9
 10  [기본논리회로] 기본 논리회로 실험-10
 11  [기본논리회로] 기본 논리회로 실험-11
 12  [기본논리회로] 기본 논리회로 실험-12
 13  [기본논리회로] 기본 논리회로 실험-13
 14  [기본논리회로] 기본 논리회로 실험-14
 15  [기본논리회로] 기본 논리회로 실험-15
 16  [기본논리회로] 기본 논리회로 실험-16
 17  [기본논리회로] 기본 논리회로 실험-17
 18  [기본논리회로] 기본 논리회로 실험-18
 19  [기본논리회로] 기본 논리회로 실험-19
※ 미리보기 이미지는 최대 20페이지까지만 지원합니다.
  • 분야
  • 등록일
  • 페이지/형식
  • 구매가격
  • 적립금
다운로드  네이버 로그인
추천자료
  • Exclusive-OR 회로 레포트
  • 계명대컴퓨터공학과기출입시문제유형분석
  • [컴공]Risc란 무엇인가
  • 전자정보통신 약어정리
  • [실험] RLC 소자의 이해, CMOS-TTL interface
  • [실험] RLC 소자의 이해, CMOS-TTL interface
  • 무선설비기사 요점정리(159페이지)
  • [자료목록] 정부주도 경제개발체제
  • [전기전자] 실험 AND OR NOT Gate
  • 마이크로프로세서응용 실험 - 프로그램이 가능한 타이머(PIT)
    • 소개글
    [기본논리회로] 기본 논리회로 실험에 대한 자료입니다.
    목차
    1. 실험제목

    2. Abstract

    3. 이론

    4. Simulation

    5. 실험 결과

    6. 고찰
    본문내용
    ☞ LSTTL의 칩 구조는 종래의 TTL과 마찬가지로 플레이너법에 의해 형성하고 있다. 즉 p형 기판의 위에 플로팅 컬렉터를 형성하는 n+ 형을 확산하고, n형의 에피택시얼 성장에 의해 컬렉터층을 형성하고, 그후 소자간을 분리하는 분리 확산, 베이스 확산,이미터 확산, 콘택트 홀 형성, Al 배선을 한다. 다른 점은 수 10k 의 저항을 형성하기 위한 농도가 낮은 p형 확산의 추가 및 SBD를 형성하기 위해서 Si과 Al의 콘택트부에 Pt-TiW의 박막을 개재시키고 있는 것이다. 여기서 TiW의 박막은 Al이 Pt를 통해서 Si에 확산하는 것을 방지하는 역할을 시킨 것이며, 이것에 의해서 신뢰성의 향상을 꾀하고 있다. 치수적으로는 소전류로 트랜지스터를 구동시키기 위해서 기생 용량에 의한 시정수를 작게 할 필요가 있으며, 에피택시얼 층의 두께를 약 2 m로하여 종래의 TTL의 약 1/3으로 하고 있다. 또한, 베이스 및 이미터 확산도 1 m 이하의 얕은 확산을 사용하고 있다.
    하고 싶은 말
    깔끔하고 세심하게 잘 정리되어 있는 자료입니다. A+을 받은 레포트이니 여기에 여러분의 의견과 자료를 조금씩만 더한다면 원하시는 좋은 결과를 얻으실 수 있을 겁니다.
    #HI#LO#입력#그림#회로#실험#AND#NAND#출력#gate