레포트 > 공학계열

[디지털논리회로] 4비트 덧셈뺄셈기 회로 구현

 1  [디지털논리회로] 4비트 덧셈뺄셈기 회로 구현-1
 2  [디지털논리회로] 4비트 덧셈뺄셈기 회로 구현-2
 3  [디지털논리회로] 4비트 덧셈뺄셈기 회로 구현-3
 4  [디지털논리회로] 4비트 덧셈뺄셈기 회로 구현-4
※ 미리보기 이미지는 최대 20페이지까지만 지원합니다.
  • 분야
  • 등록일
  • 페이지/형식
  • 구매가격
  • 적립금
다운로드  네이버 로그인
추천자료
  • [기초회로실험] 연산 회로 설계 실험 결과 보고서
  • 컴퓨터 내부에서 덧셈기를 이용하여 뺄셈을 하는 방법과 뺄셈기를 이용하여 뺄셈을 하는 방법에 대한 의견(각각 장단점)을 서술하시오
  • 4비트 덧셈기 회로 설계 아날로그와 디지털 회로의 통합적 접근
  • 4비트 덧셈기 설계 및 회로 구현에 대한 심층적 분석
  • 4비트 덧셈 회로 설계 실습 아날로그 및 디지털 회로의 융합을 통한 중앙대학교의 교육적 접근
  • 4비트 덧셈 회로 설계를 위한 아날로그 및 디지털 회로 실습 실습9의 예비보고서
  • 4비트 덧셈 회로 설계를 위한 아날로그 및 디지털 회로 실습의 준비와 목표
  • 4비트 덧셈 회로 설계와 실험을 통한 아날로그 및 디지털 회로의 이해
  • 4비트 덧셈기 회로 설계 실습 결과 보고서 아날로그와 디지털 회로의 통합
  • 4비트 덧셈기 회로 설계 실습 아날로그 및 디지털 회로의 통합적 접근
    • 소개글
    [디지털논리회로] 4비트 덧셈뺄셈기 회로 구현에 대한 자료입니다.
    본문내용
    1. 위의 논리 회로를 Gate level modeling 방법을 사용하여 Verilog 코드를 코딩하시오.
    Gate level modeling

    module Add_Subtraction
    input m;
    input [3:0] a,b;
    output [3:0] s;
    output c,v;
    wire [4:1] cn ;
    wire [3:0] n ;

    xor U1(n[0],m,b[0]);
    xor U2(n[1],m,b[1]);
    xor U3(n[2],m,b[2]);
    xor U4(n[3],m,b[3]);
    FA U5(s[0],cn[1],a[0],n[0],m);
    FA U6(s[1],cn[2],a[1],n[1],cn[1]);
    FA U7(s[2],cn[3],a[2],n[2],cn[2]);
    FA U8(s[3],cn[4],a[3],n[3],cn[3]);
    xor U9(v,cn[4],cn[3]);
    buf U10(c,cn[4]);
    하고 싶은 말
    #회로# 비트# 덧셈# 비트# 덧셈뺄셈기